Entwurfsverfahren für asynchrone Schaltungen unter Verwendung von Standardsoftware

Vorschau

Inhaltsverzeichnis, Datei (86 KB)
Leseprobe, Datei (260 KB)

Diese Arbeit beschreibt den systematischen (semi-) automatischen Entwurf asynchroner Schaltungen in einer Entwurfsumgebung für synchrone Schaltungen. Die erarbeitete Methodik erlaubt es, beliebige Verhaltensmodelle in asynchrone Piplinestufen zu realisieren. Die Modelle können hierzu in einer standardmäßigen Hardware-Beschreibungssprache (VHDL, Verilog, EDIF) verfasst und nach Wunsch auch mit Speichern versehen sein. Als Ergebnis erhält man eine Gatternetzliste, die auf ihr Zeitverhalten mittels einer Pre-Layout-Simulation überprüft ist. Die Steuerung der einzelnen Stufen kann über standardisierte oder selbst vorgegeben Kontroll¬automaten erfolgen. Zur Synthese der selbst vorgegeben Kontrollstrukturen wird die frei ver¬fügbare Synthesesoftware DGC verwendet, die hazardfreie Schaltungen erzeugen kann. Für die restlichen Syntheseschritte und Simulationen wird die Standardsoftware Synopsys verwendet. Eine Einbindung der asynchronen Module in eine synchrone Einsatzumgebung ist ohne Probleme möglich. Im Rahmen dieser Arbeit ist ein umfangreicher Katalog an Kontroll¬strukturen für das Vierphasenprotokoll entstanden. Zu diesem Katalog zählen auch weitere Schnittstellenmodule, wie z.B. für die Anbindung an synchrone Module. Die Leistungsfähigkeit der erstellten Software ASMOGEN wurde anhand des Vergleiches der asynchronen Implemen¬tierung mit der synchronen Implementierung eines Read Solomon Dekoders.

This work describes the systematic (semi-) automatic design of asynchronous circuits in a design environment for synchronous circuits. The methodology developed in this work allows to implement any behavioural model in stages of an asynchronous pipeline. Models can there¬fore be described with standard hardware description languages (VHDL, Verilog, EDIF) and are allowed to have storing elements. As a result a gate netlist is obtained which timing behav¬iour is validated by a pre-layout timing simulation. Controlling of each stage can be done with standardised or new defined control automata. DGC which can generate hazard free cir¬cuits is used to synthesise the new defined control automata. Other synthesis steps and simula¬tion are done with the common tool synopsys. Integrating the asynchronous moduls into an synchronous design is possible without problems. Further an extensive catalogue of control¬lers for the four phase protocol was created. Additional interface modules are also part of the catalogue. These interface modules are for example connections to synchronous modules. The capacity of the software ASMOGEN as a part of this work is shown in a comparison between a synchronous implementation and an asynchronous one of a Reed Solomon decoder.