Cookies help us deliver our services. By using our services, you agree to our use of cookies.
De En Es
Kundenservice: +49 (0) 551 - 547 24 0

Cuvillier Verlag

Publications, Dissertations, Habilitations & Brochures.
International Specialist Publishing House for Science and Economy

Cuvillier Verlag

Premiumpartner
De En Es
Titelbild-leitlinien
Design, Compiler-Werkzeuge und Evaluation einer FSM-basierten Prozessoreinheit für hochratige Multistandard-Datenpaketverarbeitung

Hard Copy
EUR 27.00 EUR 25.65

Design, Compiler-Werkzeuge und Evaluation einer FSM-basierten Prozessoreinheit für hochratige Multistandard-Datenpaketverarbeitung

Konstantin Septinus (Author)

Preview

Extract, PDF (150 KB)
Table of Contents, PDF (29 KB)

ISBN-13 (Hard Copy) 9783954041992
Language Alemán
Page Number 168
Lamination of Cover matt
Edition 1. Aufl.
Publication Place Göttingen
Place of Dissertation Hannover
Publication Date 2012-08-23
General Categorization Dissertation
Departments Informatics
Electrical engineering
Telecommunications and communications engineering
Keywords programmierbare FSM, Prozessoreinheit, Header-Verarbeitung, Netzwerkprozessor, Compiler, Protokolle, Mikroarchitektur, Sprungtabelle (Branch Table) programmable FSM, hybrid architecture, compiler, flexible header parsing, network processor, protocols, chip design
Description

Kurzfassung

Zur Realisierung von Intra- und Inter-System-Datentransfers in Computernetzen haben sich heute eine Vielzahl von Protokollen, Standards und Varianten etabliert. Diese basieren fast ausnahmslos auf der Verarbeitung von in sich geschlossenen Dateneinheiten, sogenannten Datenpaketen. Insbesondere durch fortschreitende technologische Entwicklungen der Übertragungstechniken werden immer höhere Bitraten erreicht. Die Verarbeitungsleistung konventioneller Prozessorarchitekturen ist hier bei Weitem nicht mehr ausreichend. Dedizierte festverdrahtete Architekturen bieten nicht die für eine tatsächliche Multistandard-Datenpaketverarbeitung benötigte Flexibilität. Die Forschung diskutiert daher den Einsatz von angepassten Netzwerkprozessoren und insbesondere programmierbaren Zustandsautomaten (FSMs) für eine effiziente Datenpaket- und Protokollverarbeitung. Im diesem Zusammenhang schlägt die Firma IBM vor, eine spezielle programmierbare FSM mit einem prozessorähnlichen Datenpfad zu kombinieren. Dieser Ansatz einer Hybridarchitektur könnte konventionelle Verarbeitungseinheiten ersetzen und verspricht verschiedene Vorteile zu verbinden. Ungeklärt sind jedoch die konsequente Designumsetzung einer solchen FSM-basierten Verarbeitungseinheit (FPE), deren Programmierung und eine Integration im Bereich der hochratigen Datenpaketverarbeitung. An dem Punkt setzt die vorliegenden Arbeit an und erörtert Vorteile und Nachteile.

Das Ziel der Untersuchungen besteht daher in der Bewertung und Diskussion eines entsprechenden FPE-Designs. Um schließlich konkrete Abschätzungen zu Verarbeitungsleistung und Anwendungspotential formulieren zu können, stellt diese Arbeit als Voraussetzung nicht nur das FPE-Design an sich, sondern auch eine geschlossene Toolchain inklusive Compiler-Werkzeuge für die Programmierung und Evaluation der Einheit vor. Als besondere Herausforderung wird die automatische Codeübersetzung von der Programmiersprache C bis hin zu einer zugehörigen FSM-Beschreibung betrachtet. Die Bewertung des FPE-Designs erfolgt schließlich anhand einer Umsetzung in der Hardwarebeschreibungssprache VHDL sowie ausgewählter Benchmarks, die dann mit Hilfe der Toolchain auf die FPE abgebildet werden.

Die Verwendung der internen FSM und der in der Arbeit vorgestellten kurzen Pipeline ermöglicht vielfach eine signifikant höhere Verarbeitungsleistung als ein konventioneller RISC-Prozessor. Die in mehrerlei Hinsicht effiziente Abbildung von Mehrfachverzweigungen im Programmcode ist dabei von großer Relevanz. Eckdaten eines potentiellen Chipdesigns werden abgeschätzt und ein Ausblick auf die weitere Anwendung von Design und Compiler-Werkzeugen wird gegeben. In Kombination mit einer Netzwerkprozessorinfrastruktur einschließlich dedizierter Einheiten ermöglicht der FSM-basierte Ansatz eine flexible, hochratige Datenpaketverarbeitung.

Abstract

In today’s computer networks and interconnects, a broad range of different packet-based protocols, standards and de-facto standards has been established. Breakthroughs in transmission technologies led to continuously increasing data rates that, in turn, indicate increasing processing requirements. Conventional implementations for packet and protocol processing are based on software-programmable, general-purpose processors. Unfortunately, these cannot sufficiently handle the emerging high data rates. Otherwise, dedicated, hardware-based approaches are often limited to a few specific applications due to their inherent lack of flexibility. In order to provide processing systems with increased processing performance and flexibility, research suggests that the usage of network processors and programmable finite state machines (FSMs) is more effective. The latter are well-known for their advantages in parsing and packet classification application. In this context, IBM proposes a novel hybrid processor concept that should include both a programmable FSM and a generic data path.

However, a practical design of such FSM-based processing engine (FPE) has not been investigated. So far, neither the programming concept nor the integration of an FPE in demanding network and interconnect applications has been elaborated. The contribution of this work is the evaluation and discussion of an investigated FPE design in terms of pro and contra. Due to the fact that manual programming of the FPE is practically impossible, this work presents a closed programming environment including compiler tools, which support C-based FPE-software development. Thereby, this tool-chain can be understood as ’enabler’ particularly for the evaluation of the FPE. After the hardware implementation of the FPE in VHDL, benchmarks are mapped onto the FSM-based processing engine.

The main advantage of the FPE is a high performance in branch-intensive applications. Here, the internal FSM architecture combined with the presented short pipeline supports fast, wide multi-way branches, which can effectively be used in packet processing programs. A potential chip design is outlined and the performance is compared with a RISC-type processor. In combination with a network processor infrastructure and dedicated units the FSM-based concepts can ideally be deployed for a flexible high-throughput packet processing. Moreover, this work touches on alternative applications for the future prospect of the FPE design and tools.